Jacek Glinianowicz

Jacek Glinianowicz

Hardware Engineer Sr. (inżynier elektronik), Intel Technology Poland

Języki

angielski
podstawowy
rosyjski
podstawowy

Doświadczenie zawodowe

Intel Technology Poland Sp. z o.o.
Senior HW Engineer/ HW Project Leader
Projekty oparte o procesory sieciowe rodziny Intel IXP28xx w standardzie telekomunikacyjnym ATCA, logika programowalna

Odpowiedzialny w ramach nowego projektu za planowanie i koordynację działań w grupie w zakresie schematu, projektu układów programowalnych, projektu mechanicznego, listy komponentów, uruchomienie funkconalności, współpracę z programistami i działem testów, przygotowanie do produkcji.

Dla projektów wdrożonych do produkcji: odpowiedzalność za poprawki sprzętowe wraz z testami, bieżące zmiany na liście komponentów, kwalifikację komponentów zastępczych, koordynacja zmian w oprogramowaniu, wprowadzanie nowych funcjonalności w porozumieniu z klientem.
DGT Sp. z o.o.
Inżynier elektronik w Biurze Konstrukcji
Konstruktor podzespołów związanych z cyfrowymi systemami telekomunikacyjnymi i teletransmisją.
Terminale ISDN, terminale systemowe.
Systemy mikroprocesorowe rodziny Intel 8086/8088, projekty układów programowalnych GAL/CPLD/FPGA.
Politechnika Gdańska
asystent w Katedrze Układów Elektronicznych
Praca naukowo-badawcza w zakresie filtrów aktywnych czasu ciągłego wykonywanych w technologii CMOS OTA-C (opartych o wzmacniacze transkonduktancyjne).
Zastosowanie uniwersalnych bloków analogowych w analogowych matrycach programowalnych FPAA.
Automatyczne dostrajanie filtów scalonych w oparciu o pętle fazowe.
Systemy ekspertowe w projektowaniu filtrów aktywnych.
Projektowanie analogowych układów ASIC (full-custom, system Magic)
Współautor ok. 20-tu publikacji naukowych.
Wykłady z zakresu układów liniowych, cyfrowych układów programowalnych i języków HDL.

Szkolenia i kursy

Projektowanie cyfrowych układów programowalnych CPLD/FPGA -Politechnika Warszawska, 06.1997
Projektowanie specjalizowanych układów scalonych (ASIC) z wykorzystaniem języka VHDL -Centrum Kształcenia w Dziedzinie Specjalizowanych Układów Scalonych –ADEC, Politechnika Warszawska, 02.1999
Specman Training Course (modelowanie i weryfikacja z wykorzystaniem języków opisu sprzętu e/VHDL/Verilog) -Verisity Ltd, 07.2000
VHDL for design and modelling -Hardi Electronics AB, 10.2000
NC VHDL desktop simulator -Cadence, 11.2000
Concept HDL: Front-to-Back,
Allegro PCB Layout System v.13.6 -Cadence, 11.2000

Edukacja

Logo
Wydział Elektroniki, specjalność Układy elektroniczne, dyplom z wyróżnieniem, magisterskie
Politechnika Gdańska

Inne

PROJEKTY DLA FIRM ZEWNĘTRZNYCH:
Ośrodek Badawczo-Rozwojowy Centrum Techniki Morskiej
Akademia Marynarki Wojennej
Laboratorium Homeopatyczne “Decymal"

STAŻE ZA GRANICĄ
Interuniversitair Micro-Elektronica Centrum vzw. (IMEC), Leuven, Belgia
Materials and Packaging Group (Dr. J. Roggen)
Eksperymentalne pomiary parametrów termicznych elementów elektronicznych.